DDRx接口信号的时序关系
DDR3的时序要求大体上和DDR2类似,作为源同步系统,主要有3组时序设计要求。 一组是DQ和DQS的等长关系,也就是数据和选通信号的时序;一组是CLK和ADDR/CMD/ CTRL的等长关系,也就是时钟和地址控制总线的关系;一组是CLK和DQS的关系, 也就是时钟和选通信号的关系。其中数据和选通信号的时序关系又分为读周期和写周期两个 方向的时序关系。
要注意各组时序的严格程度是不一样的,作为同组的数据和选通信号,需要非常严格的 等长关系。Intel或者一些大芯片厂家,对DQ组的等长关系经常在土25mil以内,在高速的 DDR3设计时,甚至会要求在±5mil以内。相对来说地址控制和时钟组的时序关系会相对宽松 一些,常见的可能有几百mil。同时要留意DQS和CLK的关系,在绝大多数的DDR设计里 是松散的时序关系,DDR3进行Fly-by设计后更是降低了 DQS和CLK之间的时序控制要求。 DDR3一致性测试期间如何设置测试环境?重庆DDR3测试产品介绍
使用SystemSI进行DDR3信号仿真和时序分析实例
SystemSI是Cadence Allegro的一款系统级信号完整性仿真工具,它集成了 Sigrity强大的 电路板、封装等互连模型及电源分布网络模型的提取功能。目前SystemSI提供并行总线分析 和串行通道分析两大主要功能模块,本章介绍其中的并行总线分析模块,本书第5章介绍串 行通道分析模块。
SystemSI并行总线分析(Parallel Bus Analysis)模块支持IBIS和HSPICE晶体管模型, 支持传输线模型、S参数模型和通用SPICE模型,支持非理想电源地的仿真分析。它拥有强 大的眼图、信号质量、信号延时测量功能和详尽的时序分析能力,并配以完整的测量分析报 告供阅读和存档。下面我们结合一个具体的DDR3仿真实例,介绍SystemSI的仿真和时序分 析方法。本实例中的关键器件包括CPU、4个DDR3 SDRAM芯片和电源模块, 重庆DDR3测试产品介绍DDR3一致性测试需要运行多长时间?
DDR3一致性测试是一种用于检查和验证DDR3内存模块在数据操作和传输方面一致性的测试方法。通过进行一致性测试,可以确保内存模块在工作过程中能够按照预期的方式读取、写入和传输数据。
一致性测试通常涵盖以下方面:
电气特性测试:对内存模块的电压、时钟频率、时序等电气特性进行测试,以确保其符合规范要求。
读写测试:验证内存模块的读取和写入功能是否正常,并确保数据的正确性和一致性。
数据一致性检查:通过检查读取的数据与预期的数据是否一致来验证内存模块的数据传输准确性。
时序一致性测试:确认内存模块的时序设置是否正确,并检查内存模块对不同命令和操作的响应是否符合规范。
并发访问测试:测试内存模块在并发访问和多任务环境下的性能和稳定性。
一致性测试有助于检测潜在的内存问题,如数据传输错误、时序不一致、并发访问等,以确保内存模块在计算机系统中的正常运行。这种测试可以提高系统的稳定性、可靠性,并减少不一致性可能带来的数据损坏或系统故障。
DDR 规范的时序要求
在明确了规范中的 DC 和 AC 特性要求之后,下一步,我们还应该了解规范中对于信号的时序要求。这是我们所设计的 DDR 系统能够正常工作的基本条件。
在规范文件中,有很多时序图,笔者大致计算了一下,有 40 个左右。作为高速电路设计的工程师,我们不可能也没有时间去做全部的仿真波形来和规范的要求一一对比验证,那么哪些时序图才是我们关注的重点?事实上,在所有的这些时序图中,作为 SI 工程师,我们需要关注的只有两个,那就是规范文件的第 69 页,关于数据读出和写入两个基本的时序图(注意,这里的读出和写入是从 DDR 控制器,也即 FPGA 的角度来讲的)。为方便读者阅读,笔者把这两个时序图拼在了一起,而其他的时序图的实现都是以这两个图为基础的。在板级系统设计中,只要满足了这两个时序图的质量,其他的时序关系要求都是对这两个时序图逻辑功能的扩展,应该是 DDR 控制器的逻辑设计人员所需要考虑的事情。 DDR3一致性测试是否可以修复一致性问题?
· 工业规范标准,Specification:如果所设计的功能模块要实现某种工业标准接口或者协议,那一定要找到相关的工业规范标准,读懂规范之后,才能开始设计。
因此,为实现本设计实例中的 DDR 模块,需要的技术资料和文档。
由于我们要设计 DDR 存储模块,那么在所有的资料当中,应该较早了解 DDR 规范。通过对 DDR 规范文件「JEDEC79R」的阅读,我们了解到,设计一个 DDR 接口,需要满足规范中规定的 DC,AC 特性及信号时序特征。下面我们从设计规范要求和器件本身特性两个方面来解读,如何在设计中满足设计要求。 如何确保DDR3一致性测试的可靠性和准确性?重庆DDR3测试产品介绍
是否可以通过重新插拔DDR3内存模块解决一致性问题?重庆DDR3测试产品介绍
LPDDR2 (低功耗 DDR2) : LPDDR2 釆用 HSUL_12 接口,I/O 口工作电压为 1.2V;时 钟信号频率为166〜533MHz;数据和命令地址(CA)信号速率333〜1066Mbps,并分别通过 差分选通信号和时钟信号的双沿釆样;控制信号速率为166〜533Mbps,通过时钟信号上升沿 采样;一般用于板载(Memory・down)设计,信号通常为点对点或树形拓扑,没有ODT功能。
LPDDR3 0氐功耗DDR3) : LPDDR3同样釆用HSUL_12接口,I/O 口工作电压为1.2V; 时钟信号频率为667〜1066MHz;数据和命令地址(CA)信号速率为1333〜2133Mbps,分别 通过差分选通信号和时钟信号的双沿釆样;控制信号速率为667〜1066Mbps,通过时钟上升 沿釆样;一般用于板载设计,数据信号一般为点对点拓扑,命令地址和控制信号一般也釆用 Fly-by走线,有些情况下可以使用树形走线;数据和选通信号支持ODT功能;也支持使用 Write Leveling功能调整时钟和选通信号间的延时偏移。 重庆DDR3测试产品介绍
DDR信号的DC和AC特性要求之后,不知道有什么发现没有?对于一般信号而言,DC和AC特性所要求(或限制)的就是信号的电平大小问题。但是在DDR中的AC特性规范中,我们可以注意一下,其Overshoot和Undershoot指向的位置,到底代表什么含义?有些读者可能已经发现,是没有办法从这个指示当中获得准确的电压值的。这是因为,在DDR中,信号的AC特性所要求的不再是具体的电压值,而是一个电源和时间的积分值。影面积所示的大小,而申压和时间的积分值,就是能量!因此,对于DDR信号而言,其AC特性中所要求的不再是具体的电压幅值大小,而是能量的大小!这一点是不同于任何一个其他信号体制的,而且能量信号...