反映的是一个5Gbps的信号经过35英寸的FR-4板材传输后的眼图,以及经过CTLE均衡后对眼图的改善。
FFE均衡的作用基本上类似于FIR(有限脉冲响应)滤波器,其方法是根据相邻比特的电压幅度的加权值进行当前比特幅度的修正,每个相邻比特的加权系数直接和通道的冲激响应有关。下面是一个三阶FFE的数学描述:
e(t)=cor(t-(0Tp))+cir(t-(1Tp))+czr(t-(2Tp))
式中,e(t)为时间t时的电压波形,是经校正(或均衡)后的电压波形;Tp为时间延迟(抽头的时间延迟);r(t-nTp)为距离当前时间n个抽头延迟之前的波形,是未经校正(或均衡)的波形;c,为校正系数(抽头系数)。 上升时间是数字信号另一个非常关键的参数,它反映了一个数字信号在电平切换时边沿变化的快慢。北京数字信号测试配件
时间偏差的衡量方法。由于信号边沿的时间偏差可能是由于各种因素造成的,有随机的噪声,还有确定性的干扰。所以这个时间偏差通常不是一个恒定值,而是有一定的统计分布,在不同的应用场合这个测量的结果可能是用有效值(RMS)衡量,也可能是用峰-峰值(peak-peak)衡量,更复杂的场合还会对这个时间偏差的各个成分进行分解和估计。因此抖动的精确测量需要大量的样本以及复杂的算法。对抖动进行衡量和测量时,需要特别注意的是,即使对于同一个信号,如果用不同的方法进行衡量,得到的抖动测量结果也可能不一样,下面是几种常用的抖动测量项目。北京数字信号测试配件高速数字接口原理与测试;
理想的跳变位置。抖动是个相对的时间量,怎么确定信号的理想的跳变位置对于 抖动的测量结果有很关键的影响。对于时钟信号的测量,我们通常关心的是时钟信号是否 精确地等间隔,因此这个理想位置通常是从被测信号中提取的一个等周期分布时钟的跳变 沿;而对于数据信号的测量,我们关心的是这个信号相对于其时钟的位置跳变,因此这个理 想跳变位置就是其时钟有效沿的跳变位置。对于很多采用嵌入式时钟的高速数字电路来 说,由于没有专门的时钟传输通道,情况要更复杂一些,这时的理想跳变位置通常是指用一 个特定的时钟恢复电路(可能是硬件的也可能是软件的)从数据中恢复出的时钟的有效跳 变沿。
为了保证接收端在时钟有效沿时采集到正确的数据,通常都有建立/保持时间的要求,以避免采到数据线上跳变时不稳定的状态,因此这种总线对于时钟和数据线间走线长度的差异都有严格要求。这种并行总线在使用中比较大的挑战是当总线时钟速率超过几百MHz后就很难再提高了,因为其很多根并行线很难满图1.15并行总线的时钟传输足此时苛刻的走线等长的要求,特别是当总线上同时挂有多个设备时。为了解决并行总线工作时钟频率很难提高的问题,一些系统和芯片的设计厂商提出了嵌入式时钟的概念。其思路首先是把原来很多根的并行线用一对或多对高速差分线来代替,节省了布线空间;然后把系统的时钟信息通过数据编码的方式嵌在数据流里,省去了专门的时钟走线。信号到了接收端,接收端采用相应的CDR(clock-datarecovery)电路把数据流中内嵌的时钟信息提取出来再对数据采样。图1.16是一个采用嵌入式时钟的总线例子。数字信号带宽、信道带宽、信息速率、基带、频带的带宽;
数字信号测试串行总线的8b/10b编码(8b/10bEncoding)
前面我们介绍过,使用串行比并行总线可以节省更多的布线空间,芯片、电缆等的尺寸可以做得更小,同时传输速率更高。但是我们知道,在很多数字系统如CPU、DSP、FPGA等内部,进行数据处理的小单位都是Byte,即8bit,把一个或多个Byte的数据通过串行总线可靠地传输出去是需要对数据做些特殊处理的。将并行数据转换成串行信号传输的简单的方法如图1.19所示。比如发送端的数据宽度是8bit,时钟速率是100MHz,我们可以通过Mux(复用器)芯片把8bit的数据时分复用到1bit的数据线上,相应的数据速率提高到800Mbps(在有些LVDS的视频信号传输中比较常用的是把并行的7bit数据时分复用到1bit数据线上)。信号到达接收端以后,再通过Demux(解复用器)芯片把串行的信号分成8路低速的数据。 数字信号的波形分析(Waveform Analysis);北京数字信号测试配件
数字信号常用的编码方式有哪些?北京数字信号测试配件
对于并行总线来说,更致命的是这种总线上通常挂有多个设备,且读写共用,各种信号分叉造成的反射问题使得信号质量进一步恶化。
为了解决并行总线占用尺寸过大且对布线等长要求过于苛刻的问题,随着芯片技术的发展和速度的提升,越来越多的数字接口开始采用串行总线。所谓串行总线,就是并行的数据在总线上不再是并行地传输,而是时分复用在一根或几根线上传输。比如在并行总线上 传输1Byte的数据宽度需要8根线,而如果把这8根线上的信号时分复用在一根线上就可 以减少需要的走线数量,同时也不需要再考虑8根线之间的等长关系。 北京数字信号测试配件
力恩科技,2014-04-03正式启动,成立了实验室配套,误码仪/示波器,矢量网络分析仪,协议分析仪等几大市场布局,应对行业变化,顺应市场趋势发展,在创新中寻求突破,进而提升克劳德的市场竞争力,把握市场机遇,推动仪器仪表产业的进步。旗下克劳德在仪器仪表行业拥有一定的地位,品牌价值持续增长,有望成为行业中的佼佼者。我们在发展业务的同时,进一步推动了品牌价值完善。随着业务能力的增长,以及品牌价值的提升,也逐渐形成仪器仪表综合一体化能力。公司坐落于深圳市南山区南头街道南联社区中山园路9号君翔达大厦办公楼A201,业务覆盖于全国多个省市和地区。持续多年业务创收,进一步为当地经济、社会协调发展做出了贡献。
采用并行总线的另外一个问题在于总线的吞吐量很难持续提升。对于并行总线来说, 其总线吞吐量=数据线位数×数据速率。我们可以通过提升数据线的位数来提高总线吞吐 量,也可以通过提升数据速率来提高总线吞吐量。以个人计算机中曾经非常流行的PCI总 线为例,其**早推出时总线是32位的数据线,工作时钟频率是33MHz,其总线吞吐量= 32bit×33MHz;后来为了提升其总线吞吐量推出的PCI-X总线,把总线宽度扩展到64位, 工作时钟频率比较高提升到133MHz,其总线吞吐量=64bit×133MHz。是PCI插槽 和PCI-X插槽的一个对比,可以看到PCI-X由于使用了更多的数据线,其插槽...